关注  | 分享: 开始学习
...

Verilog学习视频教程

9.8

  • 难度

    初级

  • 时长

    03小时32分

  • 学习人数

    1

  • 进度

    更新完毕

课程讲师

Mr.D
开源硬件工程师

新加入的同学

已有333位同学

课程介绍

Verilog HDL是一种硬件描述语言,是FPGA硬件开发必不可少的工具之一。对于FPGA的入门学习者而言,学好Verilog语言是基础与关键。本教程由北京航空航天大学教授夏宇闻教授主讲,共分16课时,将系统地带你掌握Verilog语言。

课程章节

相关推荐

课程介绍

满意度评分
0/300
内容实用
通俗易懂
逻辑清晰

10.0

0人评价

内容实用
10.0
通俗易通
10.0
逻辑清晰
10.0

x

京ICP备17044568号-1 © 2020 北京时代行云科技有限公司